走向共和

英特尔披露Wildcat Lake芯片：算力最高40TOPS、功耗降低64%_我的网站

绿巨人

一 | 　　深圳8月25日电 (记者王坚)据深圳西丽高铁枢纽建设项目25日消息，深圳西丽站3标项目既有地铁13号线119根线间工程桩施工近日全部完成。 8月25日消息，据Wccftech报道，英特尔现已正式公布入门级处理器Wildcat Lake（酷睿Series 3）的相关技术细节。

二 | 桩基施工在不影响地铁正常运营的前提下，攻克高密度运营地铁邻近施工难题，为后续西丽枢纽国铁站房主体工程施工奠定基础。

三 | 　　据介绍，新建深圳西丽站坐落于深圳市南山区，总建筑面积91.44万平方米，核心建设内容为“一站多场一平台”，包含13台25线主站场、东西站前广场等设施，同步配套建设轨交、市政、商业等相关设施。

四 | 该项目是国内首个高铁上盖绿色生态公园，也是国家级站城融合TOD示范工程；建成后将形成“4高铁+2城际+4地铁”多层次立体轨道交通网络，可带动深圳铁路客运整体运力提升约40%，对完善粤港澳大湾区综合交通格局、赋能区域高质量发展具有深远意义。

五 | 　　深圳地铁13号线自2025年12月28日通车以来，保持着行车间隔不足5分钟、日均客流50.1万人次的高密度、大客流运营状态。 该系列主要面向入门级PC市场，在保留Panther Lake基础架构的同时，通过优化封装工艺、缩减Die面积、精简 I/O 配置以及改进主板设计，有效降低平台整体成本。中铁七局深圳西丽站3标119根线间工程桩均为地铁13号线运营期施工，项目面临施工空间狭小、安全风险极高、零运营干扰、施工精度严苛的多重挑战。　　据了解，涉铁工程桩是轨道交通枢纽改扩建的核心基础工程，承担新建站房、配套结构的荷载支撑作用，同时稳固沿线土体。运营期涉铁桩基施工要求极为严格，全程保障轨道交通结构安全与行车秩序，是新旧枢纽工程衔接建设的关键核心工序。

在性能指标上，Wildcat Lake最高可提供40 TOPS的平台级AI算力，相较上一代Raptor Lake U Refresh（酷睿100系列）提升达2.7倍；创作与生产力性能最高可提升2.1倍，同时处理器功耗降低64%。　　面对复杂工况与严苛要求，项目团队创新采用“全回转钻机下护筒、取土+气举反循环钻机钻岩”组合工艺，并同步搭建智能化立体监测体系，实现对既有地铁结构的亚毫米级实时监测、动态预警与全程管控。

封装方案方面，英特尔并未沿用Panther Lake（酷睿Ultra Series 3）所采用的Foveros三维堆叠技术，而是转向有机多芯片封装（Multi Chip Package，MCP）与UCIe（Universal Chiplet Interconnect Express）互连方案，以降低封装成本和良率损失。 其中，MCP是将多个功能各异的裸芯片（Die）垂直堆叠或水平排列，共同封装在同一块有机基质载板上。

而UCIe作为半导体行业开放标准化的芯粒互连规范，定义了同一封装内不同芯片之间的通信协议，使来自不同厂商、采用不同制程节点的芯片能够像拼装积木一样灵活集成。在制程选择上，Wildcat Lake的计算Die采用英特尔18A工艺，I/O Die则交由台积电N6工艺生产，且18A工艺原生支持双裸片方案的UCIe连接。